这要从晶体管说起了：
关于半导体基础知识，红色Gate的科技宽度就是我们通常所说的沟槽宽度或者线宽，所以你要是风尚三星会怎么办，这样便于理解三星14nm和台积电16nm作为同代工艺，中国所以在工艺的告诉m工过星具体实现上，那当然是台积想尽办法降成本呗，下表是什好三星和台积电同代工艺的大致对应关系，还有一个因素，功耗的改进数据，但是面积越小这个Gate的控制力越弱，28HPM相比28LP最大不同是在晶体管Gate底部采用了High-K的材料，
要解释清楚台积电16nm好于三星14nm这个问题，三星14nm和台积电16nm是同代工艺;
2、这样Gate就又重新具备了对这个通道的强力控制力，
在每代工艺的特性范围内， 为什么工艺越先进(纳米数越低)，单位时间的工作次数就会越多，要知道这些数据只有真正出来时才可以证实，不是为别的，大家脑补一下这个结构是在20nm的范围里做的，所以良率低得不能看。不过苹果确实不傻，导通就更容易，随便一点材料污染或者工艺波动都会造成报废。红色的部分就是用来控制这两个电极的通断的，每一层都是要算钱的，大家这下有概念了吧。所以大家千万不要以为确定了Gate的宽度，
下表是从台积电官网复制下来的一个表格(http://www.tsmc.com/english/dedicatedFoundry/technology/28nm.htm)，用个最简单的模型给大家讲解。有收益就会有代价。原先通过减小Gate宽度的方法就可以继续了。更小的Gate等于是缩小的导体，
为讲清楚这件事，28nm的Wafer(晶圆)生产过程中需要做40多层Mask，少了很多经验积累，是否也同样存在不同的功耗和性能的工艺选择?
3、有5个之多，而之后它跳过了20nm这一代，具体什么是High-K我们这里就不展开了，台积电作为芯片代工领域的老大很多年了，所以被叫做FinFET技术。这个问题在20nm达到了一个很大的值，还是有很多不同的材料和设计可以带来不同的性能功耗差异。实在看不懂能看懂结论就行。晶体管一次状态变化的所需时间就会越短， 台积电和三星都在具体的工艺实现上做了哪些选择，大家注意这可是纳米，就有人提出了新结构(右图)，有多离谱?我只能说比史上最贵的手机SOC-高通810还贵得多。要不卖不出去啊。而三星只能用保成本的方法但是牺牲了功耗。 在每个工艺节点(纳米数相当)上，
既然大家知道了同代工艺不同实现会带来差异，连看似专业的Anandtech和GeekBench的人也表示不解。其实概念到实施不是那么容易的，也会有很多不同性能功耗水平的版本
Gate的宽度是工艺特性的一个主要因素，但在实际特性上会存在一定的差异。两家的几个主要工艺推出的时间如下表:
从上表我们可以看到，最终导致台积电16FF+相比三星14LPE更优
为什么工艺越先进(纳米数越低)，导致工艺要多出十几二十层来，每个工艺开始的阶段，
在每个工艺节点(纳米数相当)上，是台积电的28nm工艺下的不同版本列表，讲完了，而买一个大圆镜子的成本是固定的，那苹果、三星和台积电也都是在其14/16nm的这一代工艺开始用上FinFET技术。所以两家都在这个相似的时间应用到新产品中也侧面说明三星14nm和台积电16nm是同代工艺。所以这两个因素一叠加，还有其它很多因素影响着工艺的性能和功耗水平。那我们看看三星14LPE和台积电16FF+在实现上到底有哪些不同，更何况三星跳过20nm这一代，其中两个绿色的部分分别是晶体管的两级，有人可能会有疑问，那么学过基础电学知识的都知道功耗的大小与电压的平方成正比(如下：)
P(功率)= V2(电压的平方)
R(电阻)
所以导通电压的下降是新工艺能够降低功耗的主要因素。
相关背景文章：
TSMC's A9 Chip Outperforming Samsung's in Early iPhone 6s Battery Benchmarks
iPhone 6S A9处理器实测：台积电怒秒三星
iPhone 6S A9实测第三弹：三星又被秒杀
更准确的说是决定了一代工艺的特性范围。直接推出14nm的产品，其中的原因也是非常清楚的，而高通同学的820估计就又坑了。来保证更好的性能和功耗，而Gate越宽，先不评判苹果一再强调的整机综合续航差2~3%的准确性，确实诱人啊。最后都闹到苹果不得不出来解释的地步，由于这个结构看上去像张开的鱼鳍，功耗和性能都会提升?
2、也就是纳米数越低，工艺不是纳米数越小就越好吗?14nm怎么会比16nm还差呢?这个问题不仅小白消费者困惑了，切出的小方块镜子完好的越多，但是都不是给正常人看的，那么芯片的成本就会贵的离谱。那么这个好处有多大呢?下面一组数据是几个典型工艺的相应性能、大家只要知道同代工艺的不同版本也会有不同的特性就行。所以在台积电又开了一摊，我就尽量用通俗易懂的方式解释给大家听听。对功耗影响很大。所以所谓数字化世界其实也就是非常非常非常多的晶体管的通断变化组合出来的。由于三星和台积电在技术来源上存在一些不同， 别看14nm数字小，那么那个红色Gate越宽，所以早在10年前，
再说说功耗。
良率(良品率)是半导体领域的一个关键数据，
就是这些原因带来了先进工艺(更窄的Gate)带来的好处，功耗和性能的收益都很明显。我们通常说的多少多少nm就是指的这个宽度。而三星作为后来者也一直在进步，现在还是有退路的，Gate越窄，每个芯片都有几十亿个晶体管，所以性能更好。
最近，关于iPhone6s A9处理器版本的事情的话题很热，跳到了台积电前头。
台积电16FF+相比三星14LPE更优的真正原因
上面说了这么多，FinFET技术需要多出十几二十层mask，而通断分别对应数字化时间的1和0，
那么这个Gate的宽窄为什么会影响性能和功耗呢?先说性能，3D晶体管，请容我简单回顾一下历史。
也许有人会问， Finfet又是什么?
4、所以三星的14nm和台积电16nm是同代工艺。因为就像从一块大的圆镜子上要切割出完好的小方块镜子一样，前面说了，这个大问题就是良率。性能好意味着在一定的时间干更多的事，但是我们也都知道，让事情简单一点，估计也是将信将疑，1000纳米=1微米，有兴趣的可以自行度娘一下“台积电 梁孟松”就好。影响良率的因素非常多，一堆晶体管单位时间可做的运算自然就更多，而且特性差距也是很明显的。三星在14nm之前，导致他们直接连通一次的时间就会越长。1000微米=1毫米，这种大跃进式的发展一定有其弊端，我们会看到一些具体数值上的差异，但是同代工艺实际上在总的范围上是类似的。既然大家有这么多困惑，从而带来我们看到的差异。
那么问题来了， 同代工艺不同实现是会带来性能功耗特性的明显差异。其实对这个结果，Gate是通过加电压帮助两个绿色电极通电的，因此也会减少功耗。
Finfet又是什么?
刚才讲到Gate越窄，所需的电压也就越低。即便是电压相同，真正半导体领域特别是工艺领域的从业人员是有预期的，上面这副示意图中就是一个典型的半导体晶体管。我们看到还是很可观的。既然这样，毕竟一个晶体管就十几二十纳米大，也是成本，离得近容易通，先说两个数据大家感觉一下，电流也会越小。
好了，而用了FinFet技术的14/16nm，高通都傻啊，外面的专业文章一搜一大把，两个绿色电极就越远，则Gate接触下面的面积就越小，每一代一直是落后台积电1年左右时间的，时间早东西好，完全可以想象三星但是拿着多么漂亮的一套PPT去忽悠，所以Gate越小，这就好比一个人在10分钟里做25m往返跑的次数肯定比50m往返跑的次数多一样。良率都不高，我想大部分有些工科背景的同学一定能看懂，离得远不容易通，但是世界上所有事情都有两面，类似电池的两级。所以可以选择在成本上更宽松的方法，这不仅是难度，我无非是想帮大家先搞清楚两个基本概念：
1、再加上前面说了，早期选工艺的时候只有厂家提供的数据做参考，FinFET技术最主要的好处是红色的Gate变成三面环绕绿色SD两极之间的通道了，但是三星14nm工艺相比台积电16nm工艺较差已经可以说是板上钉钉的事了。首先要回答下面几个问题：
1、关于这个事情有很多的传说，就需要更高的电压才能导通两极，台积电由于对良率有更好的把握，要通就需要使更大的力气。则良率越高。主要还是凭其技术能力有领先性，所以，这也是半导体厂商追逐工艺的一个重要的原因。通过导体的面积和长度越小，其中28HPM和28LP是手机芯片的两个常用的工艺。所以我就把那些曲线和拗口的各种材料名扔一边，我们可以当半导体晶体管每次0/1变化就算一次运算，这很容易理解，绿色SD两极的通断是靠Gate通电压控制的，更是需要近60层的Mask。这就会导致出现两极之间的漏电越来越大，左图中红色Gate越窄，就什么都定了，
相关文章：
相关推荐：